随着芯片制程节点逐渐逼近1nm，经典的摩尔定律也开始逐步放缓。此时，如果想要进一步提升芯片性能和密度，光靠提升工艺节点已不再现实。因此，以先进封装技术为基础的Chiplet技术，成为进一步提升芯片计算密度和性能需求的解决方案。在戈登·摩尔书写摩尔定律时，也曾预言过“小芯片”会成为彻底改变半导体的一项技术。

在生成式AI爆火的如今，算力已经很难追赶AI的需求量，这种情况下，Chiplet就更为关键了。尤其在最近，UCIe（Universal chiplet interconnect express）正式发布2.0规范。

对国内公司来说，Chiplet是一个新机遇。在12月11～12日举办的上海集成电路2024年度产业发展论坛暨第三十届集成电路设计业展览会（ICCAD-Expo 2024）媒体采访环节，奎芯科技联合创始人兼副总裁唐睿就Chiplet和UCIe当前行业发展现状进行了解析，并介绍了奎芯科技的接口IP和Chiplet的产品和优势。

UCIe发展到什么阶段了

在ICCAD 2024的IP与IC设计服务论坛上，唐睿在题为“IP与Chiplet 驱动AI时代的算力革命”的演讲中表示，当前AI计算模型的规模已攀升至万亿参数级别，如Google的Gemini Pro（1.5万亿参数）、GPT-4（1万亿参数）和Claude 3 Opus（2万亿参数）。然而，当前AI计算芯片正在面临“内存容量、互联带宽和算力性能” 三大核心瓶颈。基于UCIe标准的Chiplet技术正在成为破解难题的关键。

他指出，通过UCIe技术，Die与Die之间可以实现高效互联，同时实现HBM颗粒与主芯片的解耦、LPDDR带宽扩展以及Serdes模块或者Optical Chiplet模块的无缝对接。这一技术为系统设计提供了前所未有的灵活性和扩展性，助力AI芯片在多变的应用场景中实现性能提升。

在媒体采访环节，谈及Chiplet和UCIe发展，唐睿表示，当初2022年左右UCIe标准刚出来时，他和几个业界朋友一致认为这是近几年最重要的标准。但从推出两三年的实际情况来看，暂时没有达到预期。因为不同公司的IP间依然很难做到互联互通，这既是机会也是挑战。从产业角度来看，这不利于开放生态，但如果是已经购买UCIe IP的公司，有利于形成自己的闭环生态。

所以说，UCIe在演进过程中，未来一定需要在自己设计IP的同时，又能够兼顾各种不同层级之间的互联互通。

在最新的UCIe 2.0标准中，一大亮点就是支持3D封装，显著提升带宽密度和功率效率。对此，唐睿表示，从2.5D到3D甚至是3.5D封装发展是大势所趋，目前即便是2.5D封装技术中国的各方面技术实力依然略显不足，所以现在整个业界包括奎芯科技，IP主要还是围绕2D和2.5D封装实现。

灵活完备的UCIe IP方案

近年来，奎芯科技不断拓展高速接口类IP产品，涵盖UCIe、LPDDR、HBM和PCIe等，形成了灵活的Chiplet产品方案。目前，奎芯科技比较强调两个产品：

首先，M2LINK作为奎芯科技科技的最新技术成果，包含三种Chiplet方案：C2IO，与串型总线接口相联；C2M，与内存总线相连；以及C2C，实现计算Die之间的互联。该方案具有三点优势：一是降低了主芯片的成本，通过节省HBM PHY IP的面积，使得SoC设计更加灵活，从而有效降低了制造成本；二是降低了封装成本，无需整体使用昂贵的Si Interposer封装；三是有效提升内存容量与带宽，计算Die通过2D标准封装，连接更多的HBM颗粒，从而满足AI大模型对内存的需求。

其次，今年奎芯科技的ML100 IO Die完成了两个商业闭环的落地，这个产品目前主要解决从UCIe到HBM的连接，凭借HBM3内存子系统的高速接口，最大带宽819.2GB/s，支持6400 Mbps的传输速率，遵循标准HBM3 JESD238协议，满足了人工智能应用对高带宽和低功耗的严格需求，并为AI技术的未来升级打下坚实基础。

从产品角度来看，奎芯科技的产品具备一定先发优势。唐睿在采访中表示，奎芯科技UCIe在6nm和12nm等多个制程节点上已完成了16Gbps及32Gbps两个速度的标准IP，同时这个速率在标准封装上实现，这要比在先进封装上实现难得多，因为信道在标准封装上更差。

谈及奎芯科技在Chiplet和UCIe产品上的优势时，唐睿表示，一方面，奎芯科技的UCIe IP能够为客户提供很大的灵活性，比如一些 Chiplet IO die客户不光用了UCIe IP实现自己同质芯片的互连，也利用奎芯科技的IO die做了一些接口转换；另一方面，奎芯科技的UCIe IP具备一定完整性，比如拥有配套的Chiplet。

在国产替代变局中带来价值

在扑朔迷离的地缘政治下，国产替代成了最近几年的热门话题。对此，唐睿有着自己的理解，他表示，从工程师和架构师角度来看，为了对产品负责，第一选择一定是最成熟、最熟悉的EDA或者IP，而不只是去选择国产EDA或IP产品。所以，对于国内厂商来说，一定要找到自己产品的定位。国产替代并非简单的替换，二是要在变局中带来价值。

从奎芯科技的角度来看，Chiplet就是变局之一。目前，国外公司也没有走得很靠前，同时主要围绕5nm～3nm区间进行创新。而国内因为制程受限，所以可能要把天花板压低一些，在12nm～7nm区间就要用Chiplet实现，所以这种情况下，不论是功能叠加，还是异构集成，国内需要走一些其他创新的路，这样才会让用户优先考虑国内的方案。

从技术支持的角度来看，不论是国内的上游公司，还是奎芯科技，支持力度都比海外巨头好得多。比如说，奎芯科技的AE基本上都是当天问题当天解决。

“目前，奎芯科技在三个交叉赛道上都属于早期阶段，一是AI对芯片的要求，二是Chiplet的发展，三是芯片的国产化，所以我们会继续打磨好自己的产品，未来可期。”唐睿在采访的最后如是说。